（原标题：等离子蚀刻畴昔kaiyun体育全站app入口登录，三巨头的不雅点）

如果您但愿不错时时碰面，接待标星保藏哦~

等离子辅助蚀刻是已往 50 年来股东微电子行业取得空前向上的关节期间之一，这些向上平素被称为摩尔定律。正如摩尔初次指出的那样，通过几何级缩小半导体器件和组件、合适的器件和电路缩放以及更大的芯片尺寸，不错收场微电子电路才智的指数级向上。这些策略使得在硅片上封装更多半导体器件成为可能，从而收场经济效益。

为了或者坐蓐使用各向同性湿法蚀刻方法无法制造的较小规模器件，并匡助保握摩尔定律从微米到最终纳米级尺寸，等离子蚀刻 (PE) 于 20 世纪 70 年代被引入微电子行业。骨子上，PE 是一种在气体等离子环境中以定向和材料选拔性的阵势将光刻界说的抗蚀剂图案转移到形成集成电路的材料中的方法。这些材料起初主如若硅、二氧化硅、Si3N4和铝，但最近已扩展到元素周期表的好多元素。在这50年中，等离子蚀刻期间与光刻期间、薄膜千里积期间沿途蕃昌发展，使半导体行业单元本钱性能握续呈指数级增长，为数字创新和信息期间奠定了期间基础，对寰球产生了首要影响。

参预新世纪后，传统的半导体微缩方法靠近着挑战，无法为进步集成电路性能提供令东说念主懒散的管制决策。传统方法因引入新材料、3D 器件架构、量子器件和其他方法而得到增强。微电子行业的迅猛发展咫尺还必须玩忽首要的社会力量，包括联系能源使用的可握续性、温室气体排放和其他因素的问题。玩忽这些挑战将影响半导体器件和电路的坐蓐，以及悉数这个词微电子加工方法。

微电子等离子蚀刻的畴昔将受到几个问题的驱动，包括跟着基本硅器件极限的靠近，半导体行业不休变化的制造需求、半导体行业的劳能源放胆、向更可握续的实践过渡和称心立法环境法例，以及在期间规模不错遴选哪些经济措施。由于期间旅途、监管环境和经济因素方面存在好多未知数，因此不能能对畴昔等离子蚀刻的悉数方面进行明确的描述。

本文相聚了三大等离子蚀刻招引供应商（应用材料、泛林和东京电子）的内行对畴昔微电子等离子蚀刻需求的看法以及收场该期间的新方法的瞻望。

畴昔等离子蚀刻需求的行业出路

50 多年来，等离子蚀刻一直是半导体行业图案转移工艺中不能或缺的一部分。等离子蚀刻期间的向上在一定进度上股东了器件关节尺寸 (CD) 的不休缩小，从而使晶体管和存储器密度呈指数级增长。关联词，近十年来，发生变化的不仅是器件面积密度，还有平面到 3D 器件架构的演变，包括逻辑中的堆叠式环绕栅极 (GAA) 器件和存储器中的 3D-NAND 器件。对这些复杂结构的图案化为等离子蚀刻带来了更多创新。

总体而言，业界已遴选 EUV 光刻期间行为 193i 和深紫外（平素为 200-280 nm）光刻期间的后继期间，以股东 5 nm 期间节点及以后的 40 nm 以下间距特征（参见第 II B 节）。天然 EUV 在单次曝光（SE）下不错毛糙收场需要使用 193i 光刻期间进行屡次图案化策略的尺寸，但 EUV 光源较弱（光子产量与 193i 比较低 14 倍），而且光刻胶（PR）存在机械强度低、灵巧度低、线角落鄙俗度/线宽鄙俗度（LER/LWR）差等问题，平等离子蚀刻的图案转移提议了挑战。

EUV PR 是半导体行业新推出的宽广材料之一，这些材料需要原子级精度和低挫伤蚀刻方法。ALE是一种通过分离反应物吸援助蚀刻轮回并可国法地一次去除一层材料来收场图案转移和选拔性的原子级精度的方法。其他新式蚀刻方法也在探索之中。电子束产生的等离子体被用于多种方法中，以最大限制地减少高能离子的影响。中性束蚀刻已线路出邃密的出路，方法是在等离子体和反应器之间插入带有孔径的碳板并过滤离子和 VUV 辐照。

最近有报说念称，通过在惰性等离子体下方流动反应化学物资并生成具有超拙劣量的反应性目田基，不错通过目田基进行蚀刻和名义处理。

场效应晶体管 (FET) 器件从平面到鳍片再到环绕栅极的演变股东了等离子蚀刻期间的诸多创新。图1线路了 2 纳米期间节点及以下的前沿期间，该图为垂直堆叠的环绕栅极结构清楚图，具有与源极/漏极 (S/D) 区域和后端 (BEOL) 金属互连的自瞄准触点。

图1

节略十年前，3D-NAND 取代了平面架构，并不绝取得奏效，因为字线堆叠从 24 层驱动，咫尺照旧卓越 400 层。关联词，蚀刻高纵横比存储器堆栈变得越来越波折。

矫正等离子蚀刻的大部单干作是保握图案保真度、进步材料选拔性和幸免等离子引导挫伤 (PID)。除了这些任务除外，还要对越来越多的新材料系统进行图案化，并蚀刻沿 z 标的堆叠的好多招引元件。

半导体行业靠近着好多等离子蚀刻挑战，但在本节中，咱们将重心关心四个关节问题：EUV PR 图案化、新式材料系统的低挫伤蚀刻、超越 Cu 的互连、用于自瞄准斗争的 ALE 以及用于内存应用的高纵横比斗争 (HARC) 蚀刻创新。

在起初进的 EUV PR 系统中，有几种策略可用于克服图案保真度差和 PR 选拔性不及的问题。一种策略是使用 CS 气体进行等离子处理，其中 S 渗入通过 PR 名义硬化和平滑改善 LER，从而产生脱落的 C=S 和 S=O 键。其他含硫气体（H2S、COS、SF6等）也被洽商用于改善图案化性能。

另一种策略是区域选拔性千里积 (ASD) 方法，这是一种轮回千里积和蚀刻过程。对于千里积容貌，传统上使用碳氢化合物形成气体（举例 CH4）行为前体；较新的方法使用原子层千里积 (ALD) 前体，举例双（叔丁基氨基）硅烷或二异丙基氨基硅烷。优先千里积发生在 PR 上，后续的 ASD 轮回在蚀刻基层期间简直不会导致 PR 耗费。关联词，ASD 方法速率较慢，找到最好千里积/蚀刻周期并尽量镌汰工艺时辰至关热切。好多 ASD 工艺照旧发表，而且有新的研究评释称，将进一步改善遴选气相渗入的 EUV PR 图案化。

跟着材料系统的图案化难度越来越大，低挫伤蚀刻的应用也越来越多。举例，二维 (2D) 材料在畴昔招引中的期间出路光明。石墨烯和碳纳米管正在被洽商用于晶体管、互连线和传感器，而电子束产生的等离子体已线路出减少这些材料图案化挫伤的上风。MoS2 、 WSe2和其他过渡金属二硫属化物材料被视为下一代晶体管，逐层 MoS2蚀刻照旧通过 ALE 方法得到考据。低k 电介质用于通过加多电介质的孔隙率来减少顶点规模互连线中的寄生电容，从而加多图案化过程中平等离子体挫伤的明锐性。低温蚀刻已被阐述注解不错减少等离子体引起的挫伤。基于硫属化物的相变材料和选拔器材料可用于下一代存储器意见，举例模拟 AI 和存储级存储器。

关联词，为了使这些多元素合金正常阐述作用，必须保握特定的元素化学计量，而且必须管制导致元素再行漫衍和氧化/还原反应的等离子体引导挫伤。事实阐述注解，无需败坏真空即可收场无卤素等离子体蚀刻和蚀刻后封装的策略不错减少等离子体挫伤。

自从约 25 年前建立 Cu 嵌入工艺以来，互连股东了电介质蚀刻发展的好多创新。跟着咱们不绝将金属线宽缩小到 15 nm 以下，Cu 驱动进展出越来越大的电阻，甚至于洽商在合并尺寸上使用底下磋商的几种金属成为一种理念念的选拔。此外，Cu 扩散抗拒衬里的要求与线宽无关，因此与使用具有不同扩散特质的其他金属比较，Cu 的现实尺寸变得更小。嵌入方法自身是针对 Cu 集成量身定制的，因为由于非蒸发性卤素副产物的形成，Cu 极难干法蚀刻。选拔替代金属为规复互连的减成蚀刻提供了可能性。

正在洽商使用减成蚀刻的替代金属包括 Ru、W、Mo 和 Nb。由于Ru 很容易在基于O2的等离子体中蚀刻，因此照旧进行了多量使命来评估它行为下一种互连金属。由于 RuO4具有较高的蒸发性，Ru 的蚀刻后名义相对无氧化物，这对于 W、Mo 和 Nb 等其他金属来说是一个挑战。Co、Ir 和 Rh 也线路出行为低电阻率选项的出路；关联词，干法蚀刻在这些金属中与 Cu 通常具有挑战性。Co化学气相千里积 (CVD) 工艺照旧开发和集成，但文件中对于 Ir 和 Rh 蚀刻的报说念很少。

更进一步，一种称为拓扑半金属的新材料可能会出咫尺畴昔的互连中。与传统金属比较，拓扑半金属进展出一种道理的特质，即由于其名义态主导电流传导，其电阻率在 纳米线宽以下握续着落。各式合金，如 CoSi、NbAs、TaAs、TaP 等，正在研究中，但文件中对于拓扑半金属的图案化和集成的报说念并未几。

在已往十年中，原子层蚀刻 (ALE) 已在半导体行业中得到应用，而自瞄准斗争 (SAC) 蚀刻是从 ALE 方法中受益良多的一种工艺。SAC蚀刻是一种源极/漏极 (S/D) 斗争图案化决策，通过在蚀刻到 S/D 区域时利用斗争电介质和栅极间隔物之间的蚀刻选拔性来管制错位问题。在 7 nm 以下逻辑器件中，ALE 是怒放 SiO 2斗争电介质时将低 k SiN x间隔物耗费降至最低所必需的。在千里积容貌中，千里积在 SiN x间隔物上的团聚物比 SiO2厚，在激活容貌中，千里积团聚物的厚度互异用于蚀刻 SiO2而不蚀刻 SiNx间隔物。跟着千里积-激活轮回的加多，该工艺的选拔性会进步，但产量会受到影响。业界对此作出了复兴，通过开发招引矫正来减少 ALE 轮回之间的过渡时辰（快速气体过渡、快速等离子点燃、巩固等）并更好地国法离子能量。

存储器行业还靠近着进一步的挑战。天然器件的握续缩小进步了存储器性能，但蚀刻 HARC（如 VNAND 通说念孔和动态就地存取存储器 (DRAM) 电容器）变得越来越波折。主要挑战是由于超高纵横比导致的深度负载和横向间距尺寸减小时的 3D 效应。蚀刻 HARC 结构的传统方法是加多到达蚀刻前沿的离子能量，这通过使用更高功率、更低频率（≤600 kHz）的射频 (RF) 偏压发生器和使用雷同直流 (DC) 的矩形脉冲来收场。然而，由于掩模堵塞和发生器电弧问题，挑战依然存在，不错通过贬低 RF 偏压占空比来管制，但晶圆产量会受到影响（图 2）。

图2

低温蚀刻是一种较新的策略，其重心是最大限制地加多传输到蚀刻前沿的目田基。第一代低温蚀刻使用 (a) 多量氢载气在电介质名义发生反应，与传统方法比较，减少了 C x F y、CH x F y和卤素气体，从而放胆了掩模堵塞；(b) 低温（≤?20 °C），导致更多 HF 联系物资吸附在蚀刻前沿。关联词，由于第一代方法仍然使用含碳气体夹杂物，因此掩模堵塞、轮廓变形和深度负载问题仍然是一个问题。第二代低温蚀刻通过平直使用 HF 气体扬弃了对含碳气体的需求。聚拢用于加速名义反应的含氟催化气体，对于 ～60:1 纵横比 (AR) 结构，蚀刻时辰镌汰了 ～50%。咫尺，下一代器件的 HARC 蚀刻工艺开发标的是聚拢最好蚀刻化学（包括催化气体）和环境（晶圆温度、目田基密度、离子能量/密度）的方法，而不是施加更多的偏置功率。

在本节中，咱们追念了引入前沿逻辑和存储器期间的蚀刻创新。在逻辑方面，咱们不绝沿着金属氧化物半导体场效应晶体管微缩的说念路前进，最终走向超越 CMOS 的意见。业界照旧在通过自瞄准图案化方法堆叠 n-MOS 和 p-MOS 栅极环绕器件来探索更小的微缩。

此外，为了收场更低的功耗操作，正在探索超越 CMOS 的意见，举例负电容 FET、纯正 FET 和自旋 FET，从而带来新式材料（举例 2D 材料、多组分合金、超晶格）和蚀刻架构。因此，了解原子级工艺对于收场面前所需的精度水平至关热切，而这只可通过业界和学术界之间的握续密切合作来收场。

应用材料眼里的微电子等离子蚀刻的畴昔

等离子蚀刻是制造微电子电路的关节期间。自 20 世纪 70 年代问世以来，等离子蚀刻系统不休得到矫正，如今照旧或者经济地制造出关节尺寸为几纳米的器件和结构。关联词，这种工程豪举唯有使用高度复杂的蚀刻工艺才有可能。

如图3所示，半导体行业中的典型蚀刻配方不错包含 10 秒的容貌，其中好多容貌触及多个射频源的脉冲以及从一种复杂化学反应到另一种复杂化学反应的重迭改变。宗旨是在纳米空间和微秒时辰圭臬上国法图案化晶圆名义的等离子-名义互相作用过程。HVM 中等离子蚀刻的极限不仅取决于期间可行性，还取决于咱们经济地管制蚀刻工艺复杂性的才智。

咱们合计，等离子蚀刻的畴昔取决于咱们怎样了解纳米和微秒级等离子体名义互相作用过程的动态，怎样精准地国法这些名义过程，以及怎样更好地利用等离子蚀刻招引上的实时信息来收场这种国法。

图3

在用于国法等离子体蚀刻工艺动态的宽广方法中，射频脉冲（RF pulsing）已被阐述注解是最热切的方法之一。当代蚀刻招引上使用多个射频源来产生等离子体并国法电子和离子特质。通过在不同电平之间脉冲这些射频源（包括关闭它们），不错在不同的蚀刻和千里积阵势之间快速转化。射频脉冲允许东说念主们在毫秒时辰圭臬上定制离子能量和角度漫衍函数 (IAEDF) 以及晶圆名义上的中性/离子通量。定制电压波形或者在更快的时辰圭臬上国法这些特质，包括 IAEDF。通过在蚀刻容貌之间改变蚀刻气体，如在原子层蚀刻中所作念的那样，东说念主们不错进一步国法等离子体特质，尽管时辰圭臬较慢。图3阐述了 HVM 中典型蚀刻工艺的复杂性。

当代等离子蚀刻招引配备多种射频电源和缓体，因此不错联想无数种脉冲决策，并对蚀刻特质进行缜密国法。这种工程联想取决于咱们对高纵横比特征里面等离子体名义互相作用过程能源学的通晓，即使对于简化的工艺国法，这种通晓也只是初步的。多个射频源的脉冲需要对更多国法参数进行快速闭环国法。射频系统还需要或者处理阻抗互异很大的等离子体之间的频繁转化。一个主要挑战是，当多个射频源脉冲时，由于交叉互相作用，等离子体能源学变得越来越复杂。

由于咱们对特征内等离子体名义过程的基智商略相对鄙俗，大多数等离子体蚀刻工艺开发皆是通过反复试验完成的。由于对蚀刻过程的动态了解甚少，工艺工程师平素依赖于蚀刻后的微不雅和名义分析数据。这需要辅以基本的物理和化学学问，但这些学问平素仅适用于简便情况或平面薄膜。联系蚀刻过程的动态信息平素只可从蜿蜒传感器（如光学辐照光谱 (OES)）赢得。

3D 结构的蚀刻依赖于与等离子体中的离子、目田基、电子和光子斗争的名义上的好多基本过程之间的微妙均衡。这些过程包括化学吸附、物理吸附、溅射、反应离子蚀刻、溅射、化学蚀刻、名义扩散和体扩散。由于等离子体蚀刻平素在触及多种材料的局促结构内进行，因此名义的不同部分会履历来自等离子体的不同物资夹杂物以及这些基本名义过程的不同组合。

需要更好地了解这些过程对热切材料和化学物资以及窄结构内带电和中性物资传输的动态影响。晶圆温度（低温173 °C (<0°C) 和数百°C）已被阐述注解是国法蚀刻特质的热切参数。咱们对低温等离子体名义互相作用过程的通晓需要矫正。此外，半导体行业一直在寻求或者更好地国法特征内蚀刻和千里积的新化学物资。

由于等离子体-名义互相作用过程的复杂性以及蚀刻过程中局促特征内发生的动态的不细则性，等离子体蚀刻模子尚未达到可用于联想蚀刻工艺的阶段，除非进行多量实验指导的模子赈济。最普通使用的方法从具有好多目田参数的假定等离子体-名义互相作用机制驱动，并通过求解微分方程或基于粒子的蒙特卡罗期间来演假名义。

理念念情况下，使用模子-实验比较在宽参数范围内赈济目田参数。关联词，实验本钱昂然，模子中可能有好多目田参数。因此，蚀刻机制在考据参数范围除外不是唯独的或不一定有用的。这些模子如实允许模拟 3D 结构内的蚀刻并探索底层物理和化学，但它们缺少可预测性。接下来是等离子体-名义互相作用的分子能源学 (MD) 模子。MD模子更基于基础，但它们需要更绝对地针对实验进行测试，而且由于其诡计本钱昂然，因此仅限于小规模。等离子蚀刻的 MD 模子需要扩展到更普通的材料和物种，并用于模拟图案假名义。基本量子化学方法咫尺仅限于具有极少原子的结构，平素仅用于查验莫得高能离子或电子的名义上的化学过程。

由于等离子蚀刻反应器内的环境恶劣，需要严格国法混浊物，因此可用于蚀刻室的实时传感器范围有限。大多数传感器皆是外部的，举例 OES 和 RF 测量。原则上，这些传感器包含联系蚀刻晶圆名义等离子体和动态的认确切时信息。关联词，这些传感器的数据与名义工艺蜿蜒联系，从这些数据中索求有价值的蚀刻联系信息并非易事。OES 用于很是检测和 RF 用于阻抗匹配的用途照旧很训练，但了解使用坐蓐兼容的传感器不错了解更多联系名义实时变化的信息是很有价值的。矫正的传感器功能加多了必须校准和监控的脱落数据流，在某些情况下，数据流的数目是前几代的两倍。图4线路了蚀刻器用上可用数据的增长情况。

图4

基于东说念主工智能的器用具有渊博的出路，但缺少平等离子体名义能源学的机械通晓，而这与传感器输出联系。能否在此开发中使用替代东说念主工智能方法？

开发和分析替代传感器（而不是加多传感器）的需求不错通过提供更简便的方法来表征等离子体互相作用，从而有助于贬低复杂性。瞬态体等离子体景色的三维会诊为脉冲等离子体中的等离子体能源学提供了有用的观点。为实时国法提供雷同信息的 HVM 兼容会诊咫尺还缺少，但会很有用。基于模子的预测算法的需求对于关闭卓越闭环反应的国法系统与需要使用不错后发制东说念主地转化等离子体景色的开环系统之间的桥梁绝顶热切。

等离子蚀刻反应器中的恶劣环境使得选拔面向等离子的材料和涂层变得至关热切。这些名义充任蚀刻和千里积物资的储存器，也可能是混浊源。对于先进的蚀刻应用来说，仔细管制这些名义至关热切，因为这些应用对弱势和运行间变异性的规格要求很严格。在开发用于等离子蚀刻室的新材料和涂层方面，东说念主们不休取得进展，尤其是对于弱势管制至关热切的逻辑应用。

跟着 3D 招引和不休缩小的 CD 的普及，向特征内的蚀刻前沿供应高能离子和中性目田基变得越来越波折。保握坐蓐力的主要方法是加多 RF 功率，从而产生具有更多高能离子的更高档离子体密度。关联词，这种趋势是不能握续的。仔细研究等离子蚀刻反应器中的功率使用阵势以及怎样进步蚀刻工艺的成果绝顶热切。向低温蚀刻的改变进一步加多了能源需求。部分红果矫正将来自优化蚀刻工艺和迁徙到允许更高效蚀刻的气体。关联词，研究更好的 RF 放大器联想也会有所匡助。加多 RF 脉冲复杂性平素需要使用更动态的功率放大器，这些放大器平素功率成果较低，成果贬低 20% 以上，收敛了互相冲突的绿色策划。蚀刻传统上依赖于好多具有高 GWP 的气体。探索具有较低GWP的替代气体绝顶热切。

跟着器件尺寸和临界膜厚度接近纳米范围，常用射频等离子体源中离子形成的挫伤（即使莫得外部偏压）也会成为好多应用的放胆因素。因此，研究等离子体源（如电子束产生的等离子体）很有用，因为其中离子能量较低。仅依赖目田基（举例从汉典等离子体源赢得的目田基）的蚀刻工艺不错提供高选拔性，而且很受关心。此外，应探索用于蚀刻的替代能量运输阵势，举例使用电子和光子。

泛林眼里的微电子等离子蚀刻的畴昔

半导体期间（包括无数目制造）的策略热切性和经济价值已得到普通认同。具有竞争力的无数目半导体制造的关节是工艺招引机械。蚀刻与光刻（摩尔定律的传统期间驱动因素）通常，皆是新期间收场的关节。蚀刻和千里积通过收缩、双重图案化、高纵横比蚀刻和填充以及全栅形成，使图案化超越了光刻的波长放胆。

在已往的 40 年里，蚀刻中的某些挑战一直莫得改变：选拔性、轮廓国法、晶圆级均匀性、特征级均匀性、产量、弱势率和总体领有本钱 (CoO)。跟着器件尺寸、材料和结构皆在不休发展，对这些挑战的管制决策也发生了变化（图 5）。咫尺需要在特征级和晶圆级上皆达到原子级精度。跟着每个新节点的出现，制造器件的容貌数目皆在不休加多。跟着复杂性的加多，管制问题的时辰和本钱也随之加多。这些皆不是好趋势。对环境可握续管制决策的脱落要求使挑战愈加繁重。

图5

对于选拔性，好音问是 ALE 和 ALD 照旧训练到不错用于无数目坐蓐的进度。原则上，通过自限性反应不错收场绝顶高的选拔性。然而，要达到该极限，必须捐躯产量，因此需要捐躯 CoO。ALE 的另一个挑战是国法反应器壁上的反应物通量：即使在每个名义改秉性式后将反应器抽空，从壁上解吸的残留气体也会导致或然蚀刻，并丧失自限性步履和选拔性。不精准的离子能量国法也会导致选拔性贬低和名义鄙俗度加多。需要对原子层蚀刻进行更多研究。咱们能找到更好的自限性反应材料系统吗？咱们能找到更好的管制决策来管制反应器壁混浊和排气吗？怎样镌汰 ALE 轮回时辰？更小的体积和更高的流量能否提供更高的产量，而不会导致更大的晶圆级不均匀性？

轮廓国法仍然是一个握续的挑战，但对于高纵横比结构来说尤其波折。在 3D NAND 中，纵横比接近 100:1。为了管制高纵横比问题，业界实施了脉冲等离子体处理，以更好地国法离子能量和角度漫衍。脉冲不错寂寥国法离子和中性通量，这有助于选拔性和轮廓国法。更高的电压是另一个趋势，计算会不绝下去，但这种趋势只会加重等离子蚀刻的能量强度。咱们也不错定制所施加的波形以锐化息争救离子能量漫衍函数。这项期间咫尺才刚刚收场。

与波形整形和更高电压相伴的是低温蚀刻的再行引入，其使用不错简化化学反应，同期为高纵横比特援引入新的反应物传输机制。低温处理与波形整形和高电压的工程挑战谢却小觑。还需要对机制和化学进行更多的基础研究。咫尺，跟着栅极全环绕 (GAA) 结构的出现，咱们靠近着所谓的“垂直”蚀刻的一系列新挑战，其中蚀刻向下发生，然后以直角向左和向右发生，如图6所示。在莫得离子轰击的协同上风的情况下，当蚀刻垂直时，若缘何高选拔性收场尺寸国法？即使有了骨子上具有选拔性的新化学方法，如果莫得离子轰击，行业将怎样玩忽去除可能导致顽固蚀刻弱势的名义混浊的挑战？

图6

对于特征圭臬的均匀性，脉冲等离子处理的出现和蚀刻过程中离子/中性通量比的国法已被阐述注解口角常有价值的。跟着原子层和低温蚀刻，纵横比联系蚀刻的极限不休扩大，工艺窗口也不休扩大，尽管要求变得越来越严格。关联词，对于晶圆级均匀性，业界恒久以来一直在勤勉管制角落问题：有限的晶圆尺寸不仅会导致电势不连气儿，还会导致晶圆角落的化学势不连气儿。管制这个问题的策略老是需要量度，因为每个物种对不连气儿性的反应不同。管制决策也会对本钱产生不利影响：举例，为了保握对 2 毫米角落铲除的精准国法，角落环需要频繁更换。通电和控温的角落环提供了更好的国法和更长的零件更换间隔时辰，但本钱更高。可自行保重的机器的出现，即在真空条款下由机器东说念主更换角落环，为家具本钱不休高潮的趋势提供了缓解。

鉴于器件期间的趋势——原子级精度、3D 架构、复杂器件结构——需要大幅进步晶圆厂的坐蓐率。天然东说念主们很容易合计更大的晶圆尺寸不错管制这个问题，但将行业从 300 毫米转向 450 毫米的骤然尝试标明，这种管制决策并不乐不雅。相背，行业必须转向具有自我订立、自我保重和自妥当才智的招引组。畴昔的晶圆厂将“熄灯”，具有前所未有的器用可靠性。机器东说念主将膨大例行保重，从而减少变化性，并提供更可靠的器用规复坐蓐。将今天的招引组改变为不错全皆由机器东说念主保重的招引组需要作念多量使命。

在这个创新措施不休加速的寰球中，为了玩忽这些挑战、更严格的要乞降更大的复杂性，需要一种新的研发模式。研发平素从在约为坐蓐器用十分之一大小的反应器中测试节略是悉数这个词晶圆的五十分之一的小试样驱动。这种袖珍化通过使用可互换的化学品运输、硬件、软件、国法和材料部件，使实验本钱贬低 10 倍以上，并进步活泼性。关联词，将此类系统的收尾扩展到无数目坐蓐系统尚不十分理会，因此并谢却易收场。在实践中，对于最具挑战性的应用，将收尾从一派芯片升沉为整片晶圆可能需要一年以上的时辰。然后，必须再次将收尾从一派晶圆扩展到多片晶圆，从一个腔室扩展到多个腔室。

为什么一个学习周期要花这样万古辰而且铺张这样多钱？这个周期包括提议假定、联想实验来考验假定、膨大实验和分析收尾。蚀刻和千里积工艺的瓶颈平素是基于电子显微镜的计量，而这种计量具有败坏性、本钱昂然且耗时。对于大多数蚀刻工艺开发，需要运行一系列部分蚀刻才能了解轮廓演变，从而进一步加多了一种工艺条款所需的图像数目。工程师平素要到第二天才能看到实验收尾。此外，这些工程师平素会批量运行四到十个实验，以利用有限的器用时辰并弥补计量盘活速率慢的问题。即使其中一个实验赢得了求教，最终收尾亦然本钱更高、耗费更多。

相背，念念象一下，咱们领有一种具有原子级差别率的计量期间，使咱们或者实时测量蚀刻或填充 10 纳米以下孔或沟槽时轮廓（而不单是是深度）的变化。1学习周期将大大减少，管制问题所需的实验次数也将大大减少。工程师将或者实时不雅察工艺变化的收尾。咱们算计实时计量期间不错将实验本钱和时辰减少 100 倍以上。

即使有了实时计量和其他贬低本钱的创新，物理实验室也老是高尚的。热切的是通过拿获和管制在开发反应堆过甚中运行的工艺过程中生成的数据来利用这些高尚的物理金钱投资。然后不错使用这些数据来校准基于物理数据的夹杂模子，进而不错使用这些模子来查找和/或扩展工艺窗口，并以与物理实验比较更低的本钱和时辰从小规模扩展到大规模。

雷同的方法不错应用于期间堆栈高卑劣开发的每个方面。念念象一下，每个器用、每个进程和每个集成皆有一个虚构清楚，比单独的物理金钱相聚更容易走访。这种虚构化不错收场众包管制决策。为了建立更好的模子，咱们需要更多对于反应性物资（带电和不带电）与材料名义以及等离子体环境中相互互相作用的基础数据。咱们需要研究和了解在更普通的温度和其他工艺条款下在名义上传输和反应的机制。

虚构环境还不错充任低价而安全的教练场，在现实寰球进行实验之前，不错淘汰出路欠安的念念法，从而进步实验室和试验线的坐蓐力。请防卫，实验方法的向上（举例实时计量）只会加速新数据生成的速率和虚构实验室的训练度。咱们算计这种方法的潜在本钱省俭是广大的。天然，物理实验室中的确切实验仍然至关热切，因为它们组成了基本领实。咱们但愿使用更少的确切实验来收场相通的输出，使用更少的资源，从而在促进可握续发展的同期贬低本钱和时辰。

东京电子眼里的微电子等离子蚀刻的畴昔

硅片上 CMOS 特征尺寸的不休缩小一直是一代又一代晶圆加工招引 (WPE) 和宽广工艺创新的巩固驱能源。WPE 供应商在微电子行业中的作用一直所以最低本钱收场最高性能的扩展。跟着咱们参预后 Dennard 缩放3期间，严峻的挑战不休出现，危及好多传统的基于等离子体的工艺。对“晶圆厂就绪”期间碎裂的需求是前所未有的。

奏效的工业蚀刻应用平素会在正确的时辰出现，以利用现存意见管制正确的扩展挑战。WPE 供应商在面前坐蓐节点之前启动器用开发周期 2 个期间节点，平素从矫正已阐述注解奏效的腔室驱动。尽管所应用的道理是通用的，但等离子蚀刻挑战是移动的“宗旨”，它会跟着节点的不同而变化。对于 WPE 供应商来说，了解、称心和预测集成招引制造商和制造厂 (Foundries) 策划的畴昔节点的硬件和工艺需求至关热切。有时蚀刻意见可能超前，而有时“落后”的念念法可能会在新的应用中卷土重来。恰是蚀刻联系期间的不休创造和积存，使 WPE 供应商或者称心不休变化的需求。

这种开发周期的一个例子是磁增强等离子体在电介质蚀刻中的应用。磁控等离子体的念念法不错追思到 1939 年；关联词，直到 20 世纪 80 年代末，磁增强 RIE (MERIE) 才驱动在蚀刻应用中受到接待。这是因为它或者在不需要过大偏置电压的情况下产生高档离子体密度，从而提供高蚀刻速率 (ER) 和低材料挫伤。当关节尺寸在μ m 到亚μ m 范围内时，MERIE 的高蚀刻速率（平素以微米/分钟 ( μ m/min) 为单元）是进步糊涂量所必需的。为了减弱磁感应漂移，工业 MERIE 器用联想有涟漪磁场，举例东京电子动态资源管制 (TEL DRM) 腔上的旋转磁体。在已往十年支配的时辰里，MERIE 徐徐灭绝，主如若因为 CD 的缩小使得μ m/min ER 变得莫得必要。关联词，外部磁场为国法等离子体带来了更多的目田度，而且这个意见不错被“回收”并再行应用于畴昔的应用中的均匀性和轮廓国法。

工业等离子蚀刻靠近的挑战源于缩放（见图7）。起初，对于 XY（平面）缩放，基于等离子的图案化开发主要受极紫外 (EUV) 光刻和套刻的遴选。据报说念，在 EUV 光刻中，差别率、曝光剂量和弱势国法之间存在三角量度关系。如果细则另外两个，则必须捐躯三者之一。由于 EUV 光刻的光学放胆和低剂量糊涂量要求，要求等离子蚀刻减弱源自 EUV 图案化的弱势，举例 LER 和就地印刷舛讹（浮渣、轻视）。

有出路的期间包括通过等离子体中的能量或反应性物资进行抗蚀剂硬化、通过基于等离子体的千里积-修整轮回成就印刷舛讹、以及使用能量物资平直去除浮渣。此外，金属化合物 EUV 光刻胶的最新进展，以过甚在灵巧度和差别率方面的权贵改善，也需要创新的等离子蚀刻工艺。其次，对于 Z（垂直）缩放，3D 招引架构的出现需要蚀刻室来管制 HAR 结构固有的传输问题。举例，在 3D-NAND 存储器应用中，传统蚀刻工艺平素受到 HAR 区域低 ER 的放胆。蚀刻工艺的范式改变，允许在 HAR 区域收场高 ER 而不捐躯轮廓，这是东说念主们所生机的。到咫尺为止，低温等离子蚀刻已线路出广大的出路，正如 Kihara等东说念主在 300 毫米坐蓐器用上所展示的那样。终末，在架构层面，处理器、存储器和其他集成电路的 3D 异质集成需要 TSV/电介质通孔蚀刻和等离子激活名义键合工艺的创新。

图7

国法和优化等离子蚀刻工艺需要了解等离子体和材料名义。等离子蚀刻工艺骨子上是一种名义气候，触及来自等离子体的中性粒子、电子、离子和光子的多组分夹杂物。悲凉的是，坐蓐器用上莫得“ER”、“选拔性”或“均匀性”等物理旋钮。用户必须将硅上的这些工艺策划转化为器用输入变量，举例功率、压力、流速等。这种转化从来皆不是简便的，因为等离子体运输的各式物资的类型、剂量和能量时时是纠缠在沿途的。平行板配置中的简便化学分析模子如实存在，但当应用于复杂的几何局势和反应性气体环境时，它们的预测准确性会贬低。缺少弥散的气相（等离子体）和名义化学反应数据库也使数值建模具有挑战性。平素，工艺工程师会追念教授方法和直观来优化工艺。跟着硬件复杂进度和原子级工艺小吏的不休进步，通过改变器用参数进行强力开发已不能握续。

先进的会诊不仅为通晓等离子体和名义的机制提供了必要的数据，而且为坐蓐监控和国法提供了技巧。

起初，在招引联想层面，会诊对于通晓等离子体的产生和特质是必需的。邃密的腔体联想应通过解耦的输入变量来国法等离子体的特质。一个这样的例子是电容耦合的电感耦合等离子体 (ICP) — 在一定进度上，源功率国法离子通量，而偏置功率国法离子能量。会诊在提供实验数据和模子考据方面阐述着至关热切的作用，尤其是对于新式等离子体产生阵势，举例先进的脉冲和非正弦波形。测量晶圆名义上的电子和离子密度、电子能量漫衍函数、时辰差别离子能量和角度漫衍函数绝顶热切。

其次，在工艺开发层面，了解复杂化学反应中性物资和离子的密渡过甚在晶圆上的通量绝顶热切。还需要或者提供纳米和亚纳米级结构和化学信息的形态和名义表征方法。这些数据与合适的模子相聚拢，不错镌汰学习周期并加速硬件和工艺创新

终末，在坐蓐监控和国法层面，不错提供晶圆加工和器用巩固性信息的等离子体和名义诊停止顶热切，举例蚀刻很是、电弧检测、壁面退化、晶圆上的粒子计数和腔室指纹识别。为了幸免腔室混浊和干涉坐蓐，监控会诊必须口角侵入式的。

其次，成心构建的的实验安设或者产生特定能量的中性粒子、离子、电子和光子束，再加上合适的名义分析方法，不错潜入了解等离子体-名义互相作用以及名义建模所需的数据。早期的束流实验提供了对于活性物资怎样与名义互相作用的独创性学问，这些观点仍在积极应用于面前的工艺联想中。这种实验的当代化版块不错将长途的等离子体夹杂物理解成其因素，有助于了解活性物资对名义的单独和抽象影响。最近一个例子是由 Lin等东说念主进行的，他们分离了电子束并研究了 CF4/O2汉典等离子体的电子引导蚀刻。关联词，束流实验平素研究巩固景色下的名义互相作用，应仔细研究其在解释脉冲等高度动态蚀刻过程的收尾中的平直应用。

此外，等离子蚀刻规模的好多最新碎裂在一定进度上不错归因于中性束、离子束和电子束的正交国法。举例，基于等离子的 ALE 将反应性中性束运输和高能离子轰击分为一个两步轮回，从而提供了前所未有的蚀刻选拔性和均匀性。在蚀刻室中引入千里积工艺也不错通晓为对中性束进行单独国法。TEL 的直流叠加电容耦合等离子期间利用高能弹说念电子来硬化 EUV 抗蚀剂并减弱图案弱势。各式脉冲决策在一定进度上也会赈济运输到名义上的反应性物资的通量和能量。有好多未开发的反应性物资束，举例光子、气体团簇离子束、外延束 ，它们不错权贵进步档离子蚀刻的性能。

建模和仿真已被阐述注解或者有用提供平等离子体和名义过程复杂步履的知悉和机制通晓。它们在弥合特征蚀刻策划（ER、选拔性等）与硬件/工艺输入变量（功率、流速等）之间的学问差距方面的作用对招引供应商来说绝顶有价值。

为了在更大范围内收场这一宗旨，并最终加速工艺开发，需要同等热切的等离子体和名义建模方面的向上。尽管东说念主们频繁提议将模拟条款（具有解释价值）与实验相匹配的粗略宗旨，但咱们发现，由于诡计本钱过高和/或基本数据可用性，这种情况很少存在。到咫尺为止，大多数模拟皆是由内利用用为特定应用构建的软件针对特殊情况膨大的。

为了加多工业遴选率，物理模子、源代码和高性能诡计硬件需要与不休变化的半导体行业同步发展。新材料和缓体化学物资的不休引入也要求实时提供相应的数据，举例气相中的截面/速率和名义的原子间势。邻接不同长度和时辰圭臬的多种模拟器用的组合可能会提供从工艺旋钮到晶圆上和潜在的招引收尾的缺失关联。关联词，在这样的系统中，误差通过长链模子的传播需要研究和妥善管制。

大规模坐蓐需要奏效的等离子蚀刻器用和工艺在数千片晶圆上均匀、巩固、可重迭地运行，同期将性能漂移和器用停机时辰降至最低（图 8）。加工招引引入的颗粒和异物会导致就地产量耗费，因此应密切监测和放胆。由于其高度腐蚀性，加工等离子体会不休消耗腔室部件，如壁、卡盘和聚焦环，最终将需要更换。出于这些原因，硬件联想还需要洽商材料兼容性、热/温度管制、射频功率的产生和传输、阻抗匹配、电磁干涉国法、制造小吏、可保重性等。咱们不提供详备的清单，但指出了一些面前和畴昔的标的：

1、实时过程国法：不错实时监控蚀刻性能漂移的先进会诊期间，以及不错相应赈济联系器用参数的复杂算法；

2、智能器用不错监控零件消耗，并在不败坏真空的情况下自动膨大赔偿和/或零件更换——对过程日记元数据进行机器学习不错成为一种高效的方法；

3、通过进步良率、延迟零件寿命和减少洁净室占大地积来贬低每个晶圆的运行本钱；

4、贬低器用升级本钱：与最近几代家具兼容的模块化硬件系统，可毛糙升级；

5、集成先进的千里积方法，包括 ALD、CVD 和蚀刻器用上的外延滋长；

6、可握续性：减少温室气体排放的工艺和减少氦气和能源消耗的硬件——咱们必须遴选举座成果不雅并洽商悉数这个词供应链而不是一两个单独的因素。

图8

在等离子蚀刻发展的现阶段，本节提到的好多挑战是供应商、IDE/代工场和学术界共同靠近的。通过有用的带领层合营，细则共同的问题，举例基本数据、会诊、射频发电机、替代蚀刻气体和高效的模拟框架，有望进步坐蓐力并加速悉数东说念主的开发。

半导体极品公众号推选

专注半导体规模更多原创内容

关心大家半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或维持，如果有任何异议，接待磋商半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3879内容，接待关心。

『半导体第一垂直媒体』

实时 专科 原创 深度

公众号ID：icbank

心爱咱们的内容就点“在看”共享给小伙伴哦

kaiyun体育全站app入口登录